哈尔滨工业大学(深圳)与中国科学技术大学合作提出一种名为YAXY的混合FPGA硬件加速方案,首次在FPGA硬件内完全实现自举密钥展开,通过HLS与RTL协同优化,采用参数化自举密钥展开技术减少迭代次数,并设计层次化流水线架构及统一蒙哥马利模乘器与数论变换单元,在XilinxZCU102平台上以300MHz频率实现0.44ms的单比特密文自举延迟,是目前独立FPGA实现中的最低延迟,为隐私计算在边缘侧等场景的落地提供了有效的硬件实现路径。
网络安全文章
















